SPI 总线常见错误
1 SPR设定错误
在从器件时钟频率小于主器件时钟频率时, 如果SCK的速率设得太快, 将导致接收到的数据不正确( SPI 接口本身难以判断收到的数据是否正确,要在软件中处理)。
整个系统的速度受三个因素影响: 主器件时钟CLK主、从器件时钟CLK从和同步串行时钟SCK,其中SCK是对CLK主的分频, CLK从和CLK主是异步的。要使SCK无差错无遗漏地被从器件所检测到,从器件的时钟CLK从必须要足够快。下面以SCK设置为CLK主的4 分频的波形为例, 分析同步串行时钟、主时钟和从时钟之间的关系。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !