jf_1689824295.1502
分享资料个
本文档的主要内容详细介绍的是STM32F1XX系列教程和数据手册及固件库使用手册免费下载。
主系统由以下部分构成：
● 四个驱动单元：
− Cortex™-M3 内核 ICode 总线（I-bus），DCode 总线（D-bus），和系统总线（S-bus）
− GP-DMA（通用 DMA）
● 三个被动单元
− 内部 SRAM
− 内部闪存存储器
− AHB 到 APB 的桥（AHB2APBx），它连接所有的 APB 设备
这些都是通过一个多级的AHB总线构架相互连接的，如 图 1 所示：
ICode 总线
该总线将 Cortex™-M3 内核的指令总线与 Flash 指令接口相连接。指令预取在此总线上完成。
DCode 总线
该总线将 Cortex™-M3 内核的 DCode 总线与闪存存储器的数据接口相连接（常量加载和调试访问）。
系统总线 系统总线
此总线连接 Cortex™-M3 内核的系统总线（外设总线）到总线矩阵，总线矩阵协调着内核和 DMA 间的访问。
DMA 总线
此总线将 DMA 的 AHB 主控接口与总线矩阵相联，总线矩阵协调着 CPU 的DCode 和 DMA 到 SRAM、闪存和外设的访问。
总线矩阵 总线矩阵
此总线矩阵协调内核系统总线和 DMA 主控总线之间的访问仲裁。此仲裁利用轮换算法。此总线矩阵由三个驱动部件（CPU 的 DCode、系统总线和 DMA 总线）和三个被动部件（闪存存储器接口、SRAM 和 AHB2APB 桥）构成。AHB 外设通过总线矩阵与系统总线相连，允许 DMA 访问。
AHB/APB 桥（APB）
两个 AHB/APB 桥在 AHB 和 2 个 APB 总线间提供同步连接。APB1 操作速度限于 36MHz，APB2 操作于全速（最高 72MHz）。参考第 1 章有关连接到每个桥的不同外设的地址映射。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
Jackway
2021-04-26
全部1条评论
快来发表一下你的评论吧 !
