分享资料个
在本辅导教材中，将重点讲解如何将一个设计项目物理地实现于FPGA 芯片中。我们将展示如何用手工的方法选择器件封装的引脚，并且把这些引脚用做电路的输入和输出信号，此外还将描述如何使用Quartus II 编程器模块把编译完的电路传送到所选择的FPGA芯片中。
D.1 分配引脚
在附录C的例子中，器件的引脚是由编译器自动分配给输入和输出信号的。在某些场合，设计者需要用手工将某个引脚分配给电路的某个信号。例如，包含FPGA芯片的电路板也许需要将来自于该FPGA芯片的某些引脚用硬线连接到其他元件， 诸如开关或者发光二极管（LED ）等。为了利用这些硬线的连接点，设计者必须具有将器件的某几个引脚分配给设计的某几个信号使用的能力。
为了用手工分配引脚，有必要指定所选用的芯片类型。在C.1.1 节我们已经做过这件事，当时曾选用EP2C35F672C6 FPGA 芯片来实现逻辑电路，如图C-2 所示。再次打开名为example_verilog 的项目。
在C.1.4节，我们曾经用芯片布局器（ Chip Planner ）来检查项目example_verilog 编译后生成的电路。正如图C-6 和图C-7所示的那样，该芯片布局器展示了FPGA的输入/输出单元，通常将这些排列在芯片四周的单元称为引脚垫（pad）。为了看清楚这些引脚垫是如何对应于FPGA芯片封装的引脚的，可以使用引脚布局工具（ Pin Planner tool ）。选择Assignments》PinPlanner ，打开如图D-1 所示的窗口。为了使显示的窗口与给出的图一致，可能需要将观察（View ）菜单下的某些设置项启动或者关闭。图D-1中启动的设置项为： View》Show》PackageTop、View》Show》Show Fitter Placements 和View》All Pins List 。
图D-1 上部的图像表示从型号为EP2C35F672C6 的芯片上部往下看去所看到的芯片封装。虽然在这个窗口中有许多信息可以利用，但只是为了分配引脚的目的，没有必要考察细节。引脚的位置用行和列标记，行用字母标记，而列用数字标记。例如，最上面一行第5列的引脚称为引脚A5 ，最下面一行第5列的引脚称为AF5 。用于编译生成电路的引脚以颜色区分。在引脚的符号上移动鼠标，从打开的提示框可以看到分配给该引脚的信号名（若提示工具没有启动，则选择Tools》Options ，然后将Tooltip 设置项修改为Pin Planner （引脚布局） ）。描述不同引脚符号的图例可以通过选择View》Pin Legend Window 打开。
对本辅导教材而言，假设由项目example_verilog 生成的电路将在DE2教学开发板上实现，这是一块基于Altera 公司FPGA芯片的线路板。DE2教学开发板如图D-2所示。这块功能强大的开发板具有许多功能，我们的简单设计将只使用该线路板底边的几个开关和发光二极管。电路的输入x1、x2和x3将分配给名为SW［0］ 、SW［1］ 和SW［2］ 的三个触发器（乒乓开关） ，这三个开关分别连接到FPGA的引脚N25、N26 和P25。电路的输出f连接到引脚AE22 ，它将被连接到绿色的发光二极管LEDG［0］ 。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !
