分享资料个
Tsu/Tco 在Quartus II 的报告中有两种不同含义。
1. 片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu， 一般来说都是几百ps 级别的。 可以通过“List Paths”命令查看。这里的Tsu/Tco 主要由器件工艺决定， 工作时在受到温度，电压的影响略有变化。
2. 管脚上的Tsu/Tco 它是保证系统Famx 重要的Timing 元素（如下图示）。 比如： 两个芯片之间工作在100MHZ， 因为100M 的周期为10ns， （现忽略PCB 走线的延迟）， 如果某信号对FPGA 来说是输入，那么前级芯片的Tco 加上FPGA 的Tsu 就不能够超过10ns. 如果某信号对于FPGA 来说是输出，那么FPGA 的Tco 加上后级芯片的Tsu 也不能够超过10ns. 只有这样，才能够保证片间通信正常。因此对FPGA 的管脚进行适当的Tco/Tsu 的时序约束，是至关重要的Timing 设计技巧。
管脚上的Tsu/Tco 分为以下三个部分。
1） IOE 走线的延迟。 这个延迟在管脚的Tsu/Tco 延迟中占有相当的比例，Altera 的器件为了降低Tsu/Tco 在IOE 上的延迟， 专门在IOE 中设置了两种类型的触发器， 即 ： Fast InputRegister（FPGA 的管脚为输入时，优化Tsu）， Fast Output Register（FPGA 的管脚为输出时，用于优化Tco）
2） 内部逻辑走线的延迟。在 Altera 的FPGA 中， 由若干个基本资源LE 构成一个LAB，比如： StratixGx 是10 个LE 组成一个LAB. LAB 横向和纵向排列形成阵列。 在FPGA 中，以LAB 为基本单元，根据走线长度的不同，分为C4（表示横跨4 个LAB 的走线资源），C8，C16，R4，R8，16，R24 等不同的走线资源，不同的器件支持不同的走线资源。
3） 触发器的 Tsu/Tco 的需求，这里的Tsu/Tco， 这是由器件工艺决定的，最小的Tsu/Tco 的要求。 在实际的工作环境中，受温度，电压的变化有微小的变化.
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !
