基于模块化设计方法对RocketIO发送器的吉比特数据发送策 略进行了深入研究,提出了一种速率为2Gbps的多数据包透明传输的机制。根据此机制,仅配置3个包格式寄存器则可实现对RAM内数据以任意要求的格式发 送,从而解决了利用RocketIO发送数据固有的可升级性差的问题。该透明发送机制展示出其运用Verilog HDL高级语言的设计思想,以及升级性好,复杂度低,实现简单的优点。该方案已在Xilinx公司的现场可编程门阵列(FPGA)器件XC2VP20上得 到了实现 ,验证了基于这一发送机制的设计方法的有效性和可行性。 该研究对其它高速串行数据传输标准具有广泛的应用价值.
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部1条评论
快来发表一下你的评论吧 !