基于 32 位 ARM Cortex®-M0 微控制器用户手册 V2.0
存储器和总线架构
系统架构
总线架构
主系统由以下部分构成:
两个主驱动单元:
Cortex®-M0 内核系统总线
通用 DMA
六个被动单元
内部 SRAM
内部闪存存储器
ADC
AHB 到 AHB 的桥,它连接一些 AHB 设备
AHB 到 APB 的桥(AHB2APBx, x=1,2),它连接所有的 APB 设备
这些都是通过一个多级的 AHB 总线构架相互连接的,如图 2-1 所示:
CPU 系统总线:连接 Cortex®-M0 内核的 Sbus 总线到总线矩阵,用来指令预取,数据加载(常量加载
和调试访问)及 AHB/APB 外设访问。
DMA 总线:DMA 的 AHB 主控接口连接到总线矩阵,总线矩阵协调着内核和 DMA 到 SRAM、闪存
和外设的访问。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉