学会这些System Verilog方法，芯片验证入门没问题

于博士Jacky 2022-12-09 3311

电子说

1.3w人已加入

描述

1. 验证的主流语言为什么是System Verilog语言？

C++

一个掌握Verilog语言的工程师初次看SystemVerilog都会有这样的感受，这就是Verilog啊，很容易啊，So easy啊。没错，确实是这样，System Verilog的产生就是因为芯片设计规模不断增长，功能日趋复杂，单纯的用Verilog和VHDL等硬件语言已经无法满足验证的需求，结合C，C++等软件语言，又显得难度太大，不容易掌握，因此产生了SystemVerilog，当然也产生了其他验证语言，比如Vera和e语言，但因为SystemVerilog结合了来自 Verilog、VHDL、C++的概念，还有验证平台语言（OpenVera和e语言）和断言语言（OVA和PSL），使得SystemVerilog在验证界坐稳了第一的宝座。它将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来。使其对于进行当今高度复杂的设计验证的验证工程师具有相当大的吸引力。这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。随着不断地发展，System Verilog拥有芯片设计及验证工程师所需的全部结构，它集成了面向对象编程、动态线程和线程间通信等特性，作为一种工业标准语言，SV全面综合了RTL设计、测试平台、断言和覆盖率，为系统级的设计及验证提供强大的支持作用。另一方面，验证方法学（VMM、OVM、AVM和UVM等）的推动也功不可没，System Verilog能够和芯片验证方法学结合在一起，即作为实现方法学的一种语言工具。使用验证方法学可以大大增强模块复用性、提高芯片开发效率，缩短开发周期。

2. 出镜率较高的数据类型

逻辑（logic）类型。

四状态类型：interger，reg，logic，time，wire，tri

双状态数据类型（更好的性能，更低的内存消耗）。

二状态类型：bit，int，byte，shortint，longint

队列，动态和关联数组（自带搜索和分类功能）

队列和数组的操作，常常用在reference model建模或者checker的数据比对过程中。队列的操作包括常用函数：insert，delete，push_back, pop_back, push_front, push_back等；数组的操作（min最小值，max最大值，unique排除重复，find索引相关，sum求和，sort升序，rsort降序，reverse倒序，shuffle乱序等。

关联数组（对于非常大的寻址空间存储建模，我们只需要访问边界值，以及中间个别一些空间进行验证，关联数组提供保存稀疏矩阵的元素）。

C++

枚举类型

类似于宏定义，或者使用参数。

typedef enum{WAIT, DECODE, READY}fsmstate_e;

fsmstate_e pstate, nstate;

C++

结构体（支持抽象数据结构）用struct建语句创建数据结构。

typedef struct{bit[7:0] r, g, b} pixel_s;

pixel_s my_pixel;

C++

fork...join块可以指定一条或多条语句，每一条语句都应该作为并发进程执行。

选项	描述
join	父进程会阻塞直到这个分支产生的所有进程结束。
join_any	父进程会阻塞直到这个分支产生的任意一个进程结束。
join_none	父进程会继续与这个分支产生的所有进程并发执行。在父线程执行一条阻塞语句之前，产生的进程不会启动执行。

C++