MCU晶振匹配电容的计算

人生没有白走的路，每一步都算数。

1 前言

很多硬件面试官都会问一些"看似比较偏"的技术问题，比如，晶振的匹配电容计算方法。电工阿Q往往一脸茫然。

然而，看似偏的技术问题其实并不是真正的偏，是因为真正理解的人比较少。真正有动力去理解此类问题。

电工阿Q肯定说：我就是不会这个计算公式，也不需要知道这个知识，但我的水平依然还是嘎嘎厉害，你把我咋滴?

其实，这就是普通工程师与优秀工程师之间的区别!有太多的东西实际应用起来差别并不大，优秀工程总会比普通工程师要懂得多一些，比如晶体，51、AVR、STC、PIC、STM32等单片机典型应用电路一大堆，照着画原理图就是了，无论是大牛还是菜鸟，使用起来大家都一样!

但事实是：

1%的那部分知识就能决定你的技术层次，而其它99%的知识大多数地球人都知道。

大多数人的工作内容都是很相似的，然而能解决其它人所不能解决的人，才是公司最需要的!

换言之，从面试单位的角度判断，如果你理解某个"看似很偏"的技术问题，从概率上来讲，你的水平比那些不理解的工程师要高很多(当然，万事无绝对，也许你走狗屎运恰好知道这个知识点，而其它都不知道，呵呵哒)。

唠叨这么多，马上进入正题

2 分析

一般单片机都会有这样的电路，如下图。晶振的两个引脚与芯片(如单片机)内部的反相器相连接，再结合外部的匹配电容CL1、CL2、R1、R2，组成一个皮尔斯振荡器(Pierce oscillator)。

上图中，U1为增益很大的反相放大器，CL1、CL2为匹配电容。匹配电容是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑芯片输入端的对地电容。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。

CL1和CL2是电容三点式电路的分压电容，接地点就是分压点。以接地点为参考点，输入和输出是反相的，但从并联谐振回路即石英晶体两端来看，形成一个正反馈以保证电路持续振荡，它们会稍微影响振荡频率，主要用与微调频率和波形，并影响幅度。

X1是晶体，相当于电容三点式电路里面的电感。如下图：

电容三点式LC振荡器交流等效电路

R1是反馈电阻(一般≥1MΩ)，它使反相器在振荡初始时处于线性工作区，R2与匹配电容组成网络，提供180度相移，同时起到限制振荡幅度，防止反向器输出对晶振过驱动将其损坏。

这里涉及到晶振的一个非常重要的参数，即负载电容CL(Load capacitance)，

它是电路中跨接晶体两端的总的有效电容(不是晶振外接的匹配电容)，主要影响负载谐振频率和等效负载谐振电阻，与晶体一起决定振荡器电路的工作频率，通过调整负载电容，就可以将振荡器的工作频率微调到标称值。负载电容的公式如下所示：

其中，

个管脚间的寄生电容(Shunt Capacitance)。

CD表示晶体振荡电路输出管脚到地的总电容，包括PCB走线电容CPCB、芯片管脚寄生电容CO、外加匹配电容CL2，即CD=CPCB+CO+CL2。

CG表示晶体振荡电路输入管脚到地的总电容，包括PCB走线电容CPCB、芯片管脚寄生电容CI、外加匹配电容CL1，即CG=CPCB+CI+CL1。

一般CS为1pF左右，CI与CO一般为几个皮法，具体可参考芯片或晶振的数据手册。

举例，比如规格书上的负载电容值为CL=18pF,假设CS=0.8pF，CI=CO=5pF，CPCB=4pF;

带入公式可得CD=CG=34.4pF，计算出来的匹配电容值CL1=CL2=25pF。3 注意事项

如果实际的负载电容配置不当，不仅会引起线路参考频率的误差.一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高。

还会在如发射接收电路上，使晶振的振荡幅度下降(不在峰点)，影响混频信号的信号强度与信噪。当波形出现削峰,畸变时,可通过增加负载电阻调整(几十K到几百K)。要稳定波形时并联一个1M左右的反馈电阻。

标称频率相同的晶振，负载电容不一定相同。因为石英晶体振荡器有两个谐振频率，一个是串联谐振晶振的低负载电容晶振：另一个为并联振晶振的高负载电容晶振。所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电器工作不正常。

4 结语

好了，你现在可以把面试官KO了!

本文与家人们分享了电工阿Q在华为面试过程中遇到的一道题目，希望家人们呐，能通过本文能够掌握MCU晶振匹配电容的计算。一步一步，从此走上人生巅峰!

审核编辑：汤梓红