精密逐次逼近型ADC的电压参考设计

高分辨率逐次逼近型ADC的整体精度取决于其基准电压源的精度、稳定性和驱动能力。ADC基准输入端的开关电容构成动态负载，因此基准电压源电路必须能够处理与时间和吞吐量相关的电流。一些ADC在片上集成了基准电压源和基准电压缓冲器，但就功耗或性能而言，这些可能不是最佳的，而通常可以通过外部基准电压源电路实现最佳性能。本文探讨了参考电路设计所涉及的挑战和要求。

参考输入

逐次逼近型ADC的简化原理图如图1所示。在采样间隔期间，容性DAC连接到ADC输入，并且与其输入电压成比例的电荷存储在其电容上。转换开始时，DAC与输入断开。转换算法依次将每个位切换到基准或地。电容上的电荷再分配会导致电流从基准吸收或吸收。该动态电流负载是ADC吞吐速率和控制位试验的内部时钟的函数。最高有效位 （MSB） 保持最多的电荷，并且需要的电流最大。

图1.16位逐次逼近型ADC的简化原理图

图2显示了16位、1 MSPS、PulSAR逐次逼近型ADC7980基准输入端的动态电流负载。通过观察放置在基准电压源和基准引脚之间的500 Ω电阻上的压降来进行测量。该图显示了高达2.5 mA的电流尖峰，以及分布在转换过程中的较小尖峰。

图2.AD7980动态基准电流

为了提供该电流，同时保持基准电压无噪声，请将一个高值、低ESR储能电容（通常为10 μF或更高）放置在尽可能靠近基准输入的位置。较大的电容器将进一步平滑电流负载并减轻基准电压源电路的负担，但对于非常大的电容器，稳定性成为一个问题。基准电压源必须能够提供为基准电压电容充电所需的平均电流，而不会导致基准电压显著下降。在ADC数据手册中，平均基准输入电流通常以特定的吞吐速率指定。例如，AD7980数据手册规定，采用5 V基准电压源时，1 MSPS时的平均基准电压源电流典型值为330 μA。转换之间不消耗电流，因此基准电流与吞吐速率成线性关系，在100 kSPS时降至33 μA。基准电压源（或基准电压缓冲器）必须在最高目标频率下具有足够低的输出阻抗，以保持ADC输入端的电压，而不会产生明显的电流感应压降。

参考输出驱动

图3所示为典型基准电压源电路。基准电压源可以集成具有足够驱动电流的缓冲器，也可以使用合适的运算放大器作为缓冲器。为避免转换误差，特定吞吐量下所需的平均电流不应导致基准电压下降超过1/2 LSB。该误差在突发转换期间最为明显，因为基准负载将从零变为该吞吐量下的平均基准电流。

图3.典型精密逐次逼近型ADC基准电压源电路

将AD7980 16位ADC与I裁判= 330 μA 和 V裁判= 5 V 例如，为了确定基准电压源是否具有足够的驱动能力，1/2 LSB压降的最大允许输出阻抗为

大多数基准电压源不指定输出阻抗，但它们指定负载调整率，通常以ppm/mA为单位。要转换为输出阻抗，请乘以基准电压并除以 1000。例如，ADR435超低噪声XFET 5 V基准电压源在源出电流时规定负载调整率最大为15 ppm/mA。转换为欧姆会给出®

因此，从输出阻抗角度来看，ADR435应该合适。它可以提供高达10 mA的电流，足以处理330μA的平均基准电流。当ADC输入电压超过基准电压时，即使是短暂的，它也可以向基准电压源注入电流，因此基准电压源也必须能够吸收一些电流。图4显示了ADC和基准电压输入之间的二极管连接，在输入超量程条件下，这些连接可能导致电流流入基准电压源。与一些较旧的基准电压源不同，ADR435可以吸收10 mA电流。

图4.AD7980模拟输入结构

由于基准电流要求与吞吐速率成线性关系，因此在较低的吞吐速率下，或者当使用吞吐量较低的ADC时，例如500 kSPS AD7988-5或100 kSPS AD7988-1 （I 裁判= 250 μA）。最大输出阻抗可通过降低的基准电流计算得出。请注意，这些公式仅应用作基准，并且应测试所选基准的硬件驱动能力。

当所选基准电压源的驱动不足或首选微功耗基准电压源时，可以使用基准电压缓冲器。这可以通过单位增益配置中的合适运算放大器来实现。运算放大器必须具有低噪声和合适的输出驱动能力，并且必须在大容性负载下保持稳定。它还必须能够提供必要的电流。运算放大器输出阻抗通常没有规定，但通常可以通过输出阻抗与频率的关系图来确定，如图5所示，AD8031 80 MHz轨到轨运算放大器的输出阻抗。

图5.AD8031 路由与频率的关系

输出阻抗在低于100 kHz时小于0.1 Ω，在直流时小于0.05 Ω，因此，对于以1 MSPS驱动AD7980为例，这是输出驱动方面的不错选择。在宽频率范围内保持低输出阻抗对于驱动基准输入非常重要。即使使用大电容，储能电容也永远不会完全平滑基准输入端的电流消耗。电流纹波的频率成分是吞吐量和输入信号带宽的函数。大储能电容处理高频吞吐速率相关电流，而基准电压缓冲器必须能够在最大输入信号频率或储能电容阻抗变得足够低以提供必要的电流的频率下保持低阻抗。基准电压源数据手册中的典型曲线显示了输出阻抗与频率的关系，在选择基准电压源时应考虑这些曲线。

AD8031是一个不错的选择，因为它在容性负载大于10 μF时保持稳定。其他运算放大器（如ADA4841）在采用大电容时也能保持稳定，因为它们主要需要驱动稳定的直流电平，但必须测试特定的运算放大器，以确定它们在负载时的行为。在电容器之前使用串联电阻器来保持稳定性不是一个好主意，因为这会增加输出阻抗。

基准电压缓冲器对于从一个基准电压源驱动多个ADC非常有用，就像在同时采样应用中一样，如图6所示。

图6.驱动多个ADC的基准电路。

每个ADC基准输入都有自己的储能电容，尽可能靠近基准输入引脚。来自每个基准电压源输入的走线被路由回基准电压缓冲器输出端的星形连接，以最大程度地减少串扰效应。具有低输出阻抗和高输出电流能力的基准电压缓冲器可以驱动许多ADC，具体取决于其电流要求。请注意，缓冲器还必须在与多个基准电容相关的额外电容下保持稳定。

噪声和温度漂移

一旦确定了驱动能力，我们必须确保基准电压源电路的噪声不会影响ADC的性能。为了保持信噪比（SNR）和其他规格，我们必须将基准电压源的噪声贡献保持在ADC噪声的一小部分（理想情况下为20%或更低）。AD7980采用5 V基准电压源时，信噪比为91 dB。转换为均方根会给出

因此，基准电压源电路的噪声应小于10 μV rms，以尽量减少对SNR的影响。基准电压源和运算放大器的噪声规格通常分为两部分：低频（1/f）噪声和宽带噪声。将两者结合起来将得到参考电路的总噪声贡献。图7显示了2.5 V基准电压源ADR431的典型噪声与频率关系图。

图7.带补偿网络的ADR431噪声

ADR435对其内部运算放大器进行补偿，以驱动大容性负载并避免噪声峰值，因此非常适合与ADC配合使用。数据手册对此进行了更详细的解释。采用10 μF电容时，其额定噪声为8 μV p-p 1/f（0.1 Hz至10 Hz）噪声和115 nV/√Hz宽带噪声频谱密度。估计噪声带宽为3 kHz。要将1/f噪声从峰峰值转换为均方根，除以6.6得到

这小于10 μV rms，因此不会显著影响ADC的SNR。这些计算可用于估计基准电压源的噪声贡献，以确定其适用性，但这需要在工作台上使用实际硬件进行验证。

如果在基准电压源之后使用缓冲器，则相同的分析可用于计算噪声贡献。例如，AD8031的噪声频谱密度为15 nV/√Hz。当输出端使用10 μF电容时，其测量带宽降至约16 kHz。使用该带宽和噪声密度，忽略1/f噪声，噪声贡献将为2.4 μV rms。基准电压缓冲器噪声可以与基准噪声的平方根相加，得出总噪声估计值。通常，基准电压缓冲器的噪声密度应远小于基准电压源的噪声密度。

使用基准电压缓冲器时，可以通过在基准电压源输出端增加一个截止频率非常低的RC滤波器来进一步限制基准电压源的噪声，如图8所示。考虑到基准电压源通常是噪声的主要来源，这可能很有用。

图8.带RC滤波的基准电压源。

选择基准电压源的其他一些重要考虑因素是初始精度和温度漂移。初始精度以百分比或 mV 为单位指定。许多系统允许校准，因此初始精度不如漂移重要，漂移通常以ppm/°C或μV/°C为单位。 大多数优质基准电压源的漂移小于10 ppm/°C，ADR45xx系列驱动漂移降至几ppm/°C。 这种漂移必须纳入系统的误差预算。

排查参考问题

设计不当的基准电压源电路会导致严重的转换误差。基准电压源问题的最常见表现是ADC中的代码重复或“卡住”。当基准输入端的噪声大到足以导致ADC做出不正确的位决策时，就会发生这种情况。这可能表现为重复多次的相同代码（即使输入正在更改），或者在不太有效的位中显示为重复的 1 或 0 字符串，如图 9 所示。红色圈出的区域表示ADC卡住的位置，重复返回相同的代码。这个问题通常会在接近满量程时变得更糟，因为参考噪声对更重要的位决策的影响更大。一旦做出了错误的位决策，剩余的位就会用 1 或 0 填充。

图9.ADC传递函数中的“卡住”代码。

造成这些“卡住”位的最常见原因是基准电压源电容的尺寸和位置、基准电压源/基准电压缓冲器的驱动强度不足，或者基准电压源/基准电压缓冲器的选择不当，从而导致噪声过大。

将储能电容放置在靠近ADC基准输入引脚的位置，使用宽走线进行连接至关重要，如图10所示。电容应具有低阻抗接地路径，使用多个接地层通孔。如果基准电压源具有专用接地，则应使用宽走线将电容器连接到该引脚附近。由于电容器充当电荷储存器，因此它需要足够大以限制压降，并且必须具有低ESR。具有X5R电介质的陶瓷电容器是一个不错的选择。典型值在10 μF至47 μF范围内，但有时可以容忍较小的值，具体取决于ADC的电流要求。

图 10.典型基准电容布局。

驱动强度不足是另一个问题，尤其是在使用低功耗基准电压源或微功耗基准电压缓冲器时，因为它们通常具有更高的输出阻抗，并且会随着频率而急剧增加。当使用高吞吐量ADC时尤其如此，因为电流要求高于低吞吐量时。

相对于转换器的LSB尺寸，基准电压源或基准电压缓冲器的噪声过大也可能导致代码卡住，因此基准电压源电路的电压噪声必须保持在LSB电压的一小部分。

结论

本文介绍了如何为精密逐次逼近型ADC设计基准电压源电路，并重点介绍了如何识别其常见问题。所提供的计算是估算参考电路驱动强度和噪声要求的一种手段，以便在硬件中测试电路时实现更大的成功概率。

审核编辑：郭婷