高层次地审视设计模拟 IC 的过程

电子说

1.3w人已加入

描述

了解模拟 IC 设计过程的基本步骤以及它与数字 IC 设计的比较。在本文中,我们将高层次地审视设计模拟 IC 的过程。

模拟 IC 设计与数字 IC 设计

模拟 IC 设计与数字 IC 设计有很大不同。其中数字IC设计在与确定的栅- /晶体管级放置和路由的具体系统和过程的抽象水平大多进行,模拟IC设计通常涉及更个性化的焦点到每个电路,甚至大小和每个具体晶体管。

此外,许多代工工艺主要是为具有模拟功能的数字 IC 开发的,这要求模拟 IC 设计人员处理更适合数字 IC 的工艺限制和功能。

设计规范

模拟设计团队通常从一组规范和功能开始,就像数字 IC 设计一样。从那里,各种功能的功能模型用于进一步缩小约束范围,并导致对设备尺寸、类型和其他过程特征的决策。这可能包括晶体管选择、高级布局规划、电感器和电容器技术的包含以及 IC 和子电路的期望品质因数。

架构硬件描述语言 (AHDL),例如 VHDL-AMS,用于执行高级仿真并确定子块的约束。在这个阶段也可以开发一个测试平台,稍后用于仿真,尽管模拟设计人员也经常为他们的子电路设计开发测试平台。

子电路设计、物理布局和仿真

有了这些细节并根据模拟电路的复杂性,模拟设计团队通常会将子电路设计分配给个人。进行理想化的宏观测量,进一步确定子电路的约束和性能预期。

在此之后,这些宏观原理图被分解为具有从代工过程建模的电路元件的原理图。对这些电路进行仿真和优化,然后开始物理布局过程。在寄生提取和布局后仿真之前完成布局和布线,然后是设计规则检查 (DRC) 和布局与原理图。

布局后模拟可能会揭示设计中的缺陷,可能需要重新设计、布局和模拟的迭代过程才能满足最终设计目标并提交 IC 进行流片。子电路也可能在整个芯片布局和模拟之前经历自己的设计、布局和模拟过程,尽管任何一种方法都可能导致需要在流片之前重新设计电路。

电路

Cadence 模拟设计环境的波形窗口示例。截图由 Saad Rahman 和 Chintan Patel通过马里兰大学巴尔的摩县提供

模拟抽象级别

以下是模拟 IC 设计过程的抽象层次:

  1. 功能性
  2. 行为的
  3. 电路
  4. 晶体管
  5. 物理布局

模拟 IC 设计流程

具体与模拟 IC 设计相关的步骤可细分如下:

  • 设计规范
    • 规格
    • 约束
    • 拓扑
    • 测试台开发
  • 流程示意图
    • 系统级原理图输入
    • 架构 HDL 仿真
    • 块 HDL 规范
    • 电路级原理图入口
    • 电路仿真和优化
  • 物理流
    • 基于 PCell 的布局入口
    • 设计规则检查 (DRC)
    • 布局与原理图 (LVS)
    • 寄生提取
    • 布局后模拟
    • 流片
打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分