经典电路分析：峰值保持电路

峰值保持电路是用于捕捉变化的输入信号的峰值，是利用记录仪记录峰值的关键电路，其有各种电路结构，分析也相对简单。

电路设计最简单的就是功能设计，比如设计峰值保持器，最头疼的就是设计时要求电路满足一定的指标，比如要求峰值保持器满足2mv的跟踪精度、能对4Mhz的波形进行跟踪，一下子问题就复杂了，在不讲指标要求的情况下，谈电路设计是毫无意义的，这里介绍两种经典实现：一种是TI公司的参考设计，采用高速运放；另一种是采用高速比较器的实现方式。

1）采用高速运放

• 此电路的Q1是保持开关，这里使用JFET原因是其反向漏电流远远小于二极管或晶体管；
• U2是TI的静电计运放，其输入偏置电流非常低，可以达到十几fA，因而电容C2基本不会向外放电；
• C2电容最好采用聚苯乙烯电容，其容量范围（100pF~0.01uF)，具有负温度系数、绝缘电阻高达100GΩ、极低泄漏电流；
• D2电容的主要作用是让运放不要开环应用，始终工作在线性状态，因为运放开环应用时，其内部的放大管可能工作在深度饱和状态，当状态开关切换时会比较慢，这也是运放与比较器的最大区别！一般有指标要求时，都不会用运放当比较器使用，因为这会使运放内部管子工作在开关截止状态，开关切换速度慢。

2）采用高速比较器

此电路更加简洁，工作速度更快，可以跟踪MHz以上的信号，是非常实用的电路