3分钟教你看懂PCB叠层文件

电子说

1.3w人已加入

描述

我们都知道,电路板的叠层安排是对PCB的整个系统设计的基础。叠层设计如有缺陷,将最终影响到整机的emc性能。那么下面就和咱一起来看看到底如何才看懂叠层文件吧~

下图是我们一般情况下看到的叠层好的文件图示:

pcb

一、对(图一)解析如下:

pcb

首先,我们可以看出叠层是8层板,有5个走线层(TOP、ART03、ART04、ART06、BOTTOM),有2个地层(GND02、GND05),有1个电源层(PWR07)。

其次我们可以获得整个板子的使用的PP片情况,GND02-ART03一张芯板(core),ART4-GND05(core) 一张芯板,ART06-PWR07(core) 一张芯板, 其它的用PP加铜箔,最后压合在一起而成的。TOP、GND02层中间的PP片是2116半固化片,ART03、ART04层中间的PP片是由2个3313半固化片和1个7628半固化片压合而成,GND05、ART06层中间的PP片是由2个3313半固化片和1个7628半固化片压合而成,PWR07、BOTTOM层中间的PP片是2116半固化片。

最后,可得知整个板厚为1.6mm(生产时允许有10%公差)。板厚计算如下示:

次外层2116厚度:

实测厚度=理论厚度—铜厚*(1—残铜率)

=0.1174*39.3701mil—1.25*(1—65%)

=4.1845mil

内层3313*2+7628 厚度:

实测厚度=理论厚度—铜厚1*(1—残铜率1)—铜厚2*(1—残铜率2)

=(0.0987*2+0.1933)*39.3701mil—1.25*(1—65%)—1.25*(1—15%)

=13.8819mil

理论板厚:

板厚=内外层铜厚+PP片厚度+芯板厚度

=0.7087*2+1.25*6+4.1845*2+13.8819*2+5.1*3

=60.3502mil

=1.5329mm

二、咱们接着叠层好的文件图二

从(图二)上,可以知道各个走线层单端50R阻抗的走线宽度和参考层。其中TOP、BOTTOM层走线宽度为6mil,TOP层参考GND02层,BOTTOM参考PWR07层;ART03、ART04层走线宽度为5.7mil,ART03层参考GND02层,ART04参考GND05层;ART06层走线宽度为5.4mil, ART06参考GND05、PWR07层。具体数值我们可以从Polar SI软件中计算出来。

(1) 表层单端(TOP、BOTTOM):线宽6mil; =51.51*0.9+3.2=49.56

pcb

(2)  内层单端(ART03、ART04):线宽5.7mil; =50.13

pcb

(3)  内层单端(ART06):线宽5.4mil; =50.08

pcb

现在,接着叠层好的文件图三三、从(图三)我们可以知道各个走线层差分100R阻抗的走线宽度、线间间隙和参考层。其中TOP、BOTTOM层走线宽度为4.5mil,线与线间隙8mil,TOP层参考GND02层,BOTTOM参考PWR07层;ART03、ART04层走线宽度为4.1mil,线与线间隙8.2mil,ART03层参考GND02层,ART04参考GND05层;ART06层走线宽度为4.1mil,线与线间隙8.2mil, ART06参考GND05、PWR07层。具体数值我们可以从Polar SI软件中计算出来。(1) 表层差分(TOP、BOTTOM):线宽/线距 4.5/8mil;                 =107.26*0.9+3.2=99.734

pcb

(2)内层差分(ART3/ART4层): 线宽/线距 4.1/8.2mil; =99.27

pcb

(3) 内层差分(ART6层): 线宽/线距 4.1/8.2mil; =98.58

pcb

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分