分享资料个
FPGA时钟资源
区域（Region）：每个FPGA器件被分为多个区域，不同的型号的器件区域数量不同。
FPGA时钟资源主要有三大类：时钟管理模、时钟IO、时钟布线资源。
时钟管理模块：不同厂家及型号的FPGA中的时钟管理资源会有一些差异，主要功能是对时钟的频率、占空比、相位等功能的管理。例如：PLL，DLL，DCM，MMCM等。
Clock IO：时钟IO，FPGA的时钟IO分布在不同的区域。像xilinx的时钟IO分为MRCC（全局时钟pin）和SRCC（局部时钟pin）。
Clock Routing Source：时钟布线资源含有时钟线以及时钟缓冲器，数量上会比前两者多；含全局时钟网络（GCLK）和局部时钟网络（RCLK）的时钟线及缓冲（BUFG，BUFR等）。
锁相环架构及工作过程
差错检波器：当两个输入信号的相位及频率相等时，检波器中的比较结果会处于稳定状态，此时误差为常数，环路处于 “锁定”条件。
环路滤波器：具有低通滤波器特性，将差错检波器输出的误差信号进行滤波（滤除高频成分、噪声以及鉴相器中包含的交流分量），并将误差信号转换成稳定的直流控制信号。
锁相环其实是一个闭环负反馈的相位误差控制系统，环路通过比较差错检波器两个输入信号之间的比较结果，然后通过此结果来调整压控振荡器输出的信号频率，最终达到两个输入信号同频的目的，并且相位误差处于一个稳定的状态。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !
