为什么Verilog能支持大型设计
Verilog语法支持多层次多模块设计:-用、include宏指令可以在一个模块中包含多个模块;
在一个模块中可以用实例调用别的模块中定义的电路结构,构成多层次模块:
在一个模块中可以用多个任务和函数来表达复杂的状态机和结构;
一个设计项目往往由一个顶层测试模块和多个可综合模块和若千个外围接口模块构成。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !