本文档的主要内容详细介绍的是FPGA视频教程之Verilog HDL有什么用处详细资料说明免费下载。
Verilog HDL有什么用处?1.在各种抽象层次上描述数字电路2.测试各种层次数字电路的行为3.设计出正确有效的复杂电路结构
Verilog HDL的应用方面
1.ASIC和FPGA设计师可用它来编写可综合的代码。
2.描述系统的结构,做高层次的仿真。
3.验证工程师编写各种层次的测试模块对具体电路设计工程师所设计的模块进行全面细致的验证。
4.库模型的设计:可以用于描述ASIC和FPGA的基本单元(Cell) 部件,也可以描述复杂的宏单元(Macro Cell)
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !