请问如何将多片AD9361芯片进行相位同步

找到一个回复，关于RF部分的相位同步，但是没有文档说明。
https://ezchina.analog.com/message/21907#21907
还有就是在reg_map文档针对0X001中有以下说明
 
 
[D3] MCS RF Enable
Only used for multi-chip synchronization. Setting this bit keeps the RF LO dividers enabled in Alert mode so that the phase relationship between multiple devices remains constant. If the bit is clear, the dividers power down in Alert mode. If this bit is clear, the respective LO dividers also turn off in FDD Independent Mode when the Rx or Tx paths are disabled. Setting this bit prevents the LO dividers from turning off. This is important if the phase relationships must remain constant through enable & disable cycles.
[D2] MCS BBPLL Enable To synchronize the BBPLLs of multiple devices, write this bit high and then provide a sync pulse to SYNC_IN.
[D1] MCS Digital Clocks Enable To synchronize the digital clocks of multiple AD9361 devices, first synchronize the BBPLLs, then write this bit high and then provide a sync pulse to the SYNC_IN pins.
[D0] MCS BB Enable Setting this bit enables the capability of baseband multi-chip digital synchronization. See also bit D1 and D2.
所以有以下问题：
1.     根据上述说明0X001 [D3]能够保持多片AD9361之间RF相位固定，但是重启上电是否相位同步有影响
2.     是否有更详细的技术说明文档
求尽快回复！！！！

多芯片同步的实现需要以下条件
1. 相同参考输入源供给多片AD9361作为外部参考时钟; 以保证RF LO和BBPLL的VCO输出与参考同步
2. 每片AD9361的SYNC_IN管脚连接到同一个基带芯片的GPIO输出管脚; 该GPIO用于输出同步脉冲，以复位芯片内部分频器从而保证不同芯片的内部各种时钟相位一致.
3. 0x001寄存器D3-D0置1；
 
RF LO 多芯片同步: 0x001[D3]=1: 这样可以保证9361芯片在状态机为Alert mode时RF LO输出的分频器仍然工作, 这样就能保证不同芯片输出本振信号的相位关系恒定 (上电后保持不变); 如果该[D3]=0 ，当芯片进入alert mode时输出分频器会关闭，再打开后不同芯片输出本振信号的相位关系会因此有变化。
注意：每次上电后不同芯片LO仍然会有恒定的相位差。
 
基带锁相环/数字时钟/数据接口的多芯片同步：
1. 先将[D2]=1；SYNC_IN管脚输入一个同步脉冲，完成基带锁相环的多芯片同步；
2. 再将[D1]=1；SYNC_IN管脚输入一个同步脉冲，完成内部各种数字时钟的多芯片同步；
3. 再将[D0]=1

回答的很详细。